半导体nm制程指的是哪里？BBIN BBIN宝盈

　　下面这两张图是CMOS反相器的版图（百度里找的），即俯视图。一张没有做标记，一张做了标记。电路图是做设计时的一种抽象的符号，而版图则是在工厂生产电路的时候，需要的投影模板的形状，所以它必须是俯视图。集成电路的生产是在硅片上不断用各种形状的掩膜版遮挡住不要被光线曝光的部分，来进行生产的（具体细节找本工艺书或者集成电路的书都会有粗略的介绍）。

　　做标记的图中，上边是PMOS，下边是NMOS，连接两个MOS管的是多晶硅，数字电路一般硅的长度L是固定的，取工艺最小值，比如你选择的工业是28nm，那么L=28nm，而Wp和Wn则是设计标准单元的工程师可以调节的参数，用来追求某些指标，比如面积要小，驱动能力要强，延迟要小等等。那么这个L就是指PMOS管和NMOS管中，有源区之间的距离，即源区（S）和漏区(D)之间的距离。具体在下文中还有介绍。

　　下面两张图是p衬底n阱工艺的反相器的截面图和剖面图，比其版图的俯视图而言，更立体化形象化。

　　题主你的这个图是一个PMOS管的剖面图，L就是指两个有源区之间的距离（源极和漏极之间的距离），当栅（图中的门级）通低电平时，会在两个有源区之间的栅的下方形成反型层沟道，这个L就是指的沟道的长度，而源漏的宽度决定了栅下面沟道的宽度，虽然往往管子的宽度比长度在数值上要大，这违背了我们中学的长方形的长与宽的概念，但这里的长指的是沟道的长度，即工艺最小能达到的尺寸。

　　当一个半导体晶体管工作时，通过给栅极通电，原本处于绝缘状态的硅会变得可导通，此时，电流（电子）单向地从源极流向漏极，而两者之间的距离（沟道长度）就是我们平时所说的“制程数字”。

　　对于像现代半导体晶体管这么小的电路结构来说，制程越先进，电子从一极到另一极所流经的距离就越短，晶体管反应就越迅速；同时，晶体管的整体体积也越小，意味着在同样大小的面积内可以集成更多电路，做出更复杂的高性能设计……这就是先进制程能够提高性能的基本原理所在。

　　从上世纪60到90年代末，制程工艺命名是根据芯片中栅极长度命名。IEEE的这张图显示了这种关系：

　　长期以来，栅极长度（晶体管栅极的长度）和半间距（芯片上两个相同特征之间的距离的一半）与过程节点名称相匹配，但最后一次以栅极长度命名是1997年。间距数继续与节点名匹配，但从实际意义上不再与之相关。

　　事实上，节点比例与与理想的发展进化曲线不相符，下图显示了处理器节点的几何比例实际上与理想的进化曲线已经不再匹配了。

　　如果我们能够达到几何比例缩放要求使节点名称和实际尺寸大小保持同步，那么六年前我们芯片制程就会是1nm以下。我们用来表示每个新节点的数字只是公司选择的数字。早在2010年，ITRS（稍后将对此进行详细介绍）将在每个节点上转储的技术称为“等效扩展”。

　　当芯片制程接近纳米级的极限时，公司可能会开始使用埃米而不是纳米，或可能会简单地使用小数点进行标注。早期，制程以微米而不是nm（例如，以0.18微米或0.13微米，而不是180nm或130nm）为单位的标注制程尺寸更为普遍。