2016年第12期BBIN BBIN宝盈

　　摘要：InP的配比度对晶体质量及相关器件性能有重要影响。若In-P熔体为富铟状态,不仅不容易生长单晶,而且易出现铟夹杂物;若熔体为富磷状态,则晶体中深能级缺陷将大幅增加,磷富余量过多时容易在晶体尾部产生孔洞,在孔洞周围位错密度明显增加。综述了与配比相关的InP材料的研究工作,着重分析了InP相图、不同配比InP材料制备、配比度的测量、与非配比相关的缺陷等方面的研究。重点探讨了非配比InP材料的制备、与配比相关缺陷的产生及缺陷对晶体质量的影响,对非配比InP的研究方向进行了分析和预测,提出了亟待研究解决的问题。

　　摘要：环境中存在着丰富的电磁波能量,而人体运动产生的机械能则是一种不受外界干扰非常稳定的能源,这些能源的存在使设备为自身供电成为可能。由于射频电磁波能量和振动能量密度低的特性,设计了一种能够匹配低功耗低电压的复合能量收集与管理电路。该电路采用0.18μm标准CMOS工艺,对电源转化模块、电源调节模块（整流电路、滤波电路、升压电路,以及为升压电路提供时钟信号的振荡电路）和储能模块进行了分析与设计。整流电路的最低输入电压为200 m V,整流效率达到75%。升压电路采用新型电荷泵电路,具有4.8倍升压效果,输出电压最高达到970 m V,电压纹波率为0.5%。当输入电流为50μA时,该电路转换率为10%,输出平均功率为1.14μW。

　　摘要：采用UMC 0.18μm 1.8 V/3.3 V CMOS工艺设计并流片验证了一个应用于生医刺激器的新型负电压型电荷泵电路。介绍了几种典型的负电压型电荷泵电路,比较其优缺点,在此基础上设计了一个新型4级交叉耦合型负电压电荷泵。和现有的结构相比,该电路在启动过程和工作过程中都不存在过压问题,器件任意两端口之间的电压均小于电源电压VDD,同时降低了MOS器件衬底效应、反向漏电流对电荷泵效率的影响。电荷泵的电容采用MIM电容,升压电容为50 p F,输出电容为100 p F。芯片面积为2.3 mm×1.3 mm,测试结果表明负电压型电荷泵电路输出电压为!10.3 V,系统最高效率为56%。当输出电流为3.5 m A时,输出电容为100 p F时,纹波电压为150 m V。

　　摘要：基于GaAs PHEMT ED25B与薄膜工艺设计了基于倒装应用的DC～26 GHz的单刀双掷（SPDT）开关。首先对倒装芯片与传统的正装芯片进行比较,倒装芯片MMIC技术具有明显的优势;然后对比了不同倒装情况对芯片性能的影响进而提出对倒装无源元器件和GaAs PHEMT开关建模的概念,利用建模软件提取了相应的模型;对倒装单刀双掷开关MMIC的设计进行了详细阐述;对制备的倒装单刀双掷开关MMIC进行测试。测试结果表明,回波损耗大于15 d B,插损小于2.8 d B,隔离度大于28 d B。最后对芯片进行温度循环试验和恒定加速度试验,验证了这款基于倒装应用的单刀双掷开关MMIC的可靠性。

　　摘要：温度是功率半导体器件备受关注的问题,不仅直接影响功率半导体器件的电气性能,而且还间接影响功率半导体器件的热学和机械特性。压接型IGBT器件内部是电磁场、温度场和结构场的多物理量耦合场,器件内部各组件间的接触热阻是温度场与结构场双向耦合的重要桥梁,也是器件可靠性的重要影响因素。通过单芯片子模组有限元模型分析了各组件间的接触热阻,重点研究了温度对接触热阻的影响,计算了热阻测量前后的接触热阻值,并进行了对比。鉴于目前接触热阻测量方法的局限性,通过测量单个快恢复二极管（FRD）芯片子模组结到壳热阻值与温度的变化关系间接得到接触热阻与温度的关系,并对有限元计算结果进行了验证。

　　摘要：基于考虑载流子弹道输运等非局域传输瞬态效应的流体动力学模型,数值模拟计算了集电区在上面发射区在下面的倒置InP/GaAsSb/InP双异质结双极晶体管（DHBT）器件的直流输出特性和高频性能。计算结果表明：由于集电区台面面积小,集电区在上的倒置InP/GaAsSb/InP双异质结双极晶体管有较高的高频性能;对于发射区在下面与基区接触面积大导致较多的基区载流子复合而使器件的增益偏低问题,可以考虑掩埋侧边腐蚀工艺底切发射区的技术来减少发射区和基区的接触面积,从而减少复合改善器件的增益特性。

　　摘要：随着GaInP/GaInAs/GaInNAs/Ge四结太阳电池的快速发展,设计并镀制可与四结太阳电池更加匹配的光学减反膜系变得尤为重要。实验中通过TFCale软件理论模拟了3对TiO2/SiO2（6层）减反膜系,其中理论模拟膜系与实际镀制膜系反射率曲线重合性良好。实际制备并讨论了离子源功率、薄膜物理厚度等参数对减反膜系反射率的影响。发现得到优异反射率的关键在于对第二层SiO2薄膜物理厚度的控制,尤其是在400-1 000 nm波段内。实验中制备的3对TiO2/SiO2（6层）减反膜系在280-1 400 nm波段内其反射率均小于10%,特别是在影响四结太阳电池限流结的Ga In As/Ga In NAs两结波段（670-900 nm/900-1 100 nm）内,其反射率均在5%以下。

　　摘要：采用一种管式扩散炉工艺制备了平均效率为20%的n型双面晶硅太阳电池。制得的n型双面晶硅电池峰值正面效率为20.30%、背面效率为17.59%。硼、磷扩散工艺分别在硼、磷高温管式扩散炉中实现,POCl_3气氛的高温扩散工艺沉积PSG/SiO_x层,BBr3气氛的高温扩散工艺沉积BSG/SiO_x层。电化学电容-电压法测试显示正面硼发射极没有受到POCl_3高温扩散的影响。采用电致发光测试方法研究了该n型双面电池的边缘漏电情况。该n型双面电池工艺制作流程采用常规的产线设备,适合大规模生产。

　　摘要：研究了使用不同研磨液的Cu CMP工艺对超低介电常数（ULK）薄膜介电常数k值的影响。实验结果表明经过Cu CMP工艺,ULK薄膜的介电常数k均有不同程度的增加。XPS成分分析结果表明,ULK薄膜表面C含量的增加是造成介电常数k值升高的主要原因。这主要是由于CMP工艺中,化学品溶液进入多孔的ULK薄膜。而退火工艺可以使得化学品挥发,从而使ULK薄膜表面C含量降低,由此介电常数k基本上得以恢复。初步建立了Cu CMP工艺对介电常数k影响的物理模型。根据模型计算的k结果为2.75,与实测值2.8基本符合。

　　摘要：深硅刻蚀工艺是制造沟槽肖特基器件的关键技术。Si深槽的深度影响肖特基反向击穿电压,深槽的垂直度影响多晶Si回填效果,侧壁平滑度及深槽底部长草现象对器件的耐压性能影响显著。采用SF6/O2常温刻蚀工艺刻蚀Si深槽。研究了工艺压力、线比例以及下电极功率等参数对沟槽深度均匀性和垂直度的影响。得到了使Si深槽形貌为槽口宽度略大于槽底,侧壁光滑,且沟槽深度均匀性为2.3%左右的工艺条件。利用该刻蚀工艺可实现沟槽多晶Si无缝回填。该工艺条件成功应用于沟槽肖特基器件制作中,反向击穿电压达到58 V,反向电压通48 V,漏电流为11.2μA,良率达到97.55%。

　　摘要：通过磷注入法合成并利用液封直拉法（LEC）生长了富铟InP单晶,将晶锭进行定向切割、研磨和抛光,得到InP抛光片。用金相显微镜、扫描电镜、快速扫描光荧光谱（PL-Mapping）技术、高分辨率XRD射线衍射技术研究了富铟非掺InP单晶样品特性。结果表明,在富铟条件下生长的InP单晶会出现富铟夹杂,这种富铟夹杂可导致其周围位错密度升高,同时富铟夹杂在晶片内分布也是不均匀的,在晶片中心部分富铟夹杂的密度高,在边缘部分密度低。对富铟夹杂形成及不均匀分布的原因进行了分析,讨论了富铟夹杂对PL-Mapping发光峰峰值的影响。

　　摘要：2016年3月科技部了国家重点研发计划＂重大科学仪器设备开发＂重点专项2016年度项目申报指南。河北美泰电子科技有限公司对照指南要求,结合我公司产品研究基础和未来发展,申报了＂高精度电子流量/压力控制部件开发及应用＂项目。通过积极准备,

　　摘要：针对先进半导体器件在失效分析过程中遇到的实际问题,介绍了两种优化的透射电镜（TEM）样品制备方法,两种方法均使用了聚焦离子束（FIB）设备完成。详细描述了两种制备方法的改善步骤以及改善后的效果。一种方法是通过增加碳的覆盖层来避免TEM图像重影问题;另外一个方法是利用FIB的不同角度切割能力,来制备定点的平面TEM样品。实践证明,通过FIB样品制备方法的优化和改善,解决了45 nm工艺及以下制程的半导体器件失效分析过程中遇到的此类问题,TEM样品质量能得到有效的改善,对于解决实际工作中的问题非常有效。

　　摘要：为验证已建立的现场可编程门阵列（FPGA）器件准实时寿命评价系统的工程合理性,进行了加速寿命试验的设计。验证试验的设计,考虑不同型号之间的可靠性差异,针对特定型号的Xilinx XCV600 FPGA样本,能够定位样本内部具体失效部位。针对FPGA高可靠性的特点,施加温度、电压和频率3种加速应力;针对FPGA使用环境多变的特点,构建了整套载荷数据跟踪与处理流程。试验方案通过硬件和软件系统实现,硬件系统进行FPGA工作环境的加载及准实时工作情况数据的采集,软件系统基于电迁移失效机理对采集到的数据进行处理得到寿命信息,将试验与预测结果进行比对完成验证。实践表明了该试验设计的可实施性,确认了部分系统预测结果的准确性。

　　摘要：中国电子科技集团公司第十三研究所专用集成电路部级重点实验室石墨烯团队自主研发的低损伤自对准石墨烯晶体管制备工艺获得美国专利授权。