BBIN BBIN宝盈集团趋势与展望

　　近年来，铁电Hf_xZr_(1-x)O_2(HZO)薄膜受到越来越多的关注，但是铁电层与电极材料层以及铁电层与半导体衬底层之间的界面问题并没有得到解决，阻碍了HZO薄膜的进一步应用。总结了通过引入不同介电层材料，如Al_2O_3、ZrO_2、HfO_2、Ta_2O_5等，调节HZO薄膜铁电性能的方法及其机理；详细介绍了各种介电层材料作为封盖层对HZO薄膜铁电性能的影响，如对HZO薄膜提供平面内应力、控制铁电层的晶粒尺寸及作为铁电层形核核心的作用；最后，总结并展望了利用介电层调控HZO薄膜铁电性能的一般规律，为后续相关研究的开展提供了指导。

　　为了改善绝缘栅双极型晶体管(IGBT)器件关断损耗和导通压降之间的折中关系，同时降低器件制造成本，基于1 700 V电压平台设计了一种采用精细沟槽栅结构的IGBT。采用TCAD软件进行仿真，研究衬底电阻率、衬底厚度、沟槽栅深度、沟槽栅宽度、载流子存储层注入剂量、沟槽栅元胞结构等因素对精细沟槽栅IGBT器件性能参数的影响，确定了最优工艺参数，并对1 700 V精细沟槽栅IGBT芯片进行流片和封装。测试结果显示，相比普通沟槽栅IGBT模块，1 700 V精细沟槽栅IGBT模块在芯片面积减小34.2%的情况下，关断损耗降低了8.6%,导通压降仅升高5.5%,器件性价比得到了优化。

　　以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂，容易造成填充缺陷。锥形TSV的侧壁倾斜，开口较大，有利于膜层沉积和铜电镀填充，可降低工艺难度和提高填充质量。在相对易于实现的刻蚀条件下制备了锥形TSV,并通过增加第二步刻蚀来改善锥形TSV形貌。成功制备了直径为10～40μm、孔口为喇叭形的锥形TSV。通过溅射膜层和铜电镀填充，成功实现了直径为15μm、深度为60μm的锥形TSV的连续膜层沉积和完全填充，验证了两步刻蚀工艺的可行性和锥形TSV在提高膜层质量和填充效果方面的优势。为未来高密度封装领域提供了一种新的TSV制备工艺，在降低成本的同时提高了2.5D/3D封装技术的性能。

　　以SiO_2为内核、CeO_2为外壳制备出了核壳结构复合磨料，用以提升集成电路层间介质的去除速率及表面一致性。采用扫描电子显微镜(SEM)观察复合磨料的表面形貌，利用X射线衍射仪(XRD)、傅里叶变换红外光谱仪(FTIR)和X射线光电子能谱仪(XPS)分析复合磨料的表面物相结构及化学键组成。研究结果表明，所制备的复合磨料呈现出“荔枝”形，平均粒径为70～90 nm, CeO_2粒子主要以Si—O—Ce键与SiO_2内核结合。将所制备的复合磨料配置成抛光液进行层间介质化学机械抛光(CMP)实验。实验结果表明，Zeta电位随着pH值的降低而升高，当pH值约为6.8时达到复合磨料的等电点。当pH值为3时，层间介质去除速率达到最大，为481.6 nm/min。此外，研究发现去除速率还与摩擦力和温度有关，CMP后的SiO_2晶圆均方根表面粗糙度为0.287 nm。

　　基于硬件在环(HIL)仿真，研究了绝缘栅双极型晶体管(IGBT)器件级Hefner物理模型及其求解算法与优化方法，在现场可编程门阵列(FPGA)上设计并实现了Hefner优化模型，并基于PYNQ框架对其进行了在环验证。首先，分析并仿真了Hefner物理模型与其求解算法，提出并训练了一个前馈神经网络用以拟合模型中的一组非线性函数；接着，在FPGA上设计并验证了Hefner优化模型IP核，并使用基于PYNQ框架的FPGA在环验证方法对其进行了板级验证；最后，用IKW50N60H3和FGA25N120两种型号的IGBT器件对IP核进行了实例验证。结果表明，Hefner优化模型能准确地反映IGBT的开关瞬态特性；在Zynq 7020芯片的处理器系统(PS)端运行PYNQ框架，可编程逻辑(PL)端时钟频率为100 MHz时，实现60 000个时间步长的时间为212 s,是软件运行同样次数所用时间(341 s)的62%,FPGA加速明显。

　　物理不可克隆函数(PUF)将集成电路制造过程中产生的工艺变化作为一种安全原语，已被广泛应用于硬件安全领域，特别是身份认证和密钥存储。提出了一种基于阻变存储器(RRAM)阵列的PUF优化设计，采用2T2R差分存储结构，并利用阵列中RRAM单元的阻值变化产生PUF的随机性，以实现更高安全级别所需的大量激励-响应对(CRP)。RRAM PUF的存储单元基于28 nm工艺实现，其面积仅为0.125μm~2,相比传统PUF存储单元面积开销减小，在入侵和侧信道攻击方面具有更好的鲁棒性。实验数据表明，RRAM PUF唯一性达到了约49.78%,片内汉明距离为0%,一致性良好，具有较好的随机性。

　　逐次逼近寄存器模数转换器(SAR ADC)在逐次逼近的过程中，电容的切换会使参考电压上出现参考纹波噪声，该噪声会影响比较器的判定，进而输出错误的比较结果。针对该问题，基于CMOS 0.5μm工艺，设计了一种具有纹波消除技术的10 bit SAR ADC。通过增加纹波至比较器输入端的额外路径，将参考纹波满摆幅输入至比较器中；同时设计了消除数模转换器(DAC)模块，对参考纹波进行采样和输入，通过反转纹波噪声的极性，消除参考纹波对ADC输出的影响。该设计将信噪比(SNR)提高到56.75 dB,将有效位数(ENOB)提升到9.14 bit,将积分非线 LSB,将微分非线年04期 v.49;No.428 350-359页下载2773K]

　　基于0.13μm SiC基GaN高电子迁移率晶体管(HEMT)工艺，设计了一款V波段GaN功率放大器单片微波集成电路(MMIC)。该功率放大器MMIC采用三级放大拓扑结构以满足增益需求；使用高低阻抗微带传输线进行阻抗匹配，通过威尔金森功分器/合成器完成功率放大器的末端功率合成；通过对晶体管宽长比的设计与多胞晶体管的合成，实现了功率放大器的高功率稳定工作和高效率输出。经过测试，在59～61 GHz频率范围内，在占空比为20%、脉宽为100μs时，该功率放大器MMIC的饱和输出功率达到37 dBm以上，功率附加效率(PAE)大于21.1%,功率增益大于17 dB;连续波测试条件下输出功率大于36.8 dBm, PAE大于21%。该设计在输出功率和PAE上具有一定的优势。

　　基于TSMC 180 nm工艺，设计了一款高效率低阈值整流电路。在传统差分输入交叉耦合整流电路的基础上，提出源极与衬底之间增加双PMOS对称辅助晶体管配合缓冲电容的改进结构，对整流晶体管进行阈值补偿。有效缓解了MOS管的衬底偏置效应，降低了整流电路的开启阈值电压，针对较低输入信号功率，提高了整流电路的功率转换效率(PCE)。同时将低阈值整流电路三级级联以提高输出电压。测试结果显示，在输入信号功率为-14 时，三级级联低阈值整流电路实现了升压功能，能稳定输出1.2 V电压，峰值PCE约为71.32%。相较于传统结构，该低阈值整流电路更适合用于射频能量收集。

　　针对绝缘栅双极型晶体管(IGBT)可靠性问题，提出了一种融合卷积神经网络(CNN)、双向长短期记忆(BiLSTM)网络和注意力机制的剩余使用寿命(RUL)预测模型，可用于IGBT的寿命预测。模型中使用CNN提取特征参数，BiLSTM提取时序信息，注意力机制加权处理特征参数。使用IGBT加速老化数据集对提出的模型进行验证。结果表明，对比自回归差分移动平均(ARIMA)、长短期记忆(LSTM)、多层LSTM(Multi-LSTM)、 BiLSTM预测模型，在均方根误差和决定系数等评价指标方面该模型的性能最优。验证了提出的寿命预测模型对IGBT失效预测是有效的。

　　GaN功率放大器单片微波集成电路(MMIC)的热积累问题是制约其进一步高度集成和大功率化应用的主要技术瓶颈，针对该散热问题，提出了GaN功率放大器MMIC的近结区热阻解析模型。在简单多层叠加的热阻解析模型的基础上，细化至芯片的近结区域，引入了位置矫正因子矩阵和耦合系数矩阵，并通过加栅窗的方式建立了芯片近结区的热阻解析模型。该模型考虑了GaN功率放大器MMIC的特点以及衬底的晶格热效应，可以更准确地表征芯片结温。采用红外热成像仪对6种GaN功率放大器MMIC在不同工作条件下进行了热测试，对比仿真和测试结果发现，解析模型的结温预测误差在10%以内，说明该模型可以准确地表征GaN功率放大器MMIC的热特性，进而用于优化和指导电路拓扑设计。

　　散热设计在电机逆变器功率模块研制过程中至关重要，温升是影响逆变器功率模块散热的关键因素。为了探究其温升特性，建立了一种基于流固物理场的电机逆变器功率模块结构模型，采用有限元分析法对功率模块的3D温度场和流体场进行了计算，分析了功率模块内部温度场及湍流流线的分布情况。在此基础上，进一步分析了导热胶脂参数、环境温度、风扇面积及格栅面积对功率模块温升的影响，得到一种优化后的功率模块流固物理场结构模型。结果表明，考虑空气流场的流固物理场模型能分析电机逆变器功率模块内部的温度，也可确定影响其温升的关键性因素。经优化后，在环境温度为20℃和125℃下，该模型能分别有效降低电机逆变器功率模块23.1%和10.01%的温度。该研究为电机逆变器功率模块的封装热设计提供了参考，同时为功率模块结温的在线K]

　　第十七届中国微纳电子技术交流与学术研讨会暨2024年微纳电子产业融合创新发展论坛会议通知

　　正微纳电子技术涉及电子、机械、物理、化学、生物、医学、材料、制造、测试等多学科领域，是一门多学科交叉渗透和综合的高新技术，是未来技术更新换代和新兴产业发展的重要基础。为进一步推动我国微纳电子技术的快速发展，为大家提供一个了解国内外微纳电子技术最新发展动态的交流平台，

　　© 2012 《半导体技术》编辑部本系统由中国知网提供技术支持使用说明技术支持： 建议采用IE 6.0以上版本，1024*768分辨率浏览本页面